

SISTEMAS DIGITAIS (SD)

MEEC

Acetatos das Aulas Teóricas

Versão 4.0 - Português

Aula Nº 14:

Título: Circuitos Sequenciais Básicos: Flip-Flops

Sumário: Flip-Flops (Flip-flop master-slave, Flip-flop JK, Flip-flop edge-triggered); Sim-

bologia; Descrição e Simulação de Circuitos Sequenciais em VHDL.


2015/2016

Nuno.Roma@tecnico.ulisboa.pt



Sistemas Digitais (SD)

Circuitos Sequenciais Básicos: Flip-Flops





Aula Anterior

Na aula anterior:

- ▶ Elementos básicos de memória
- ▶ Latches
 - Latch RS
 - Latch RS sincronizado
 - Latch D
- ▶ Flip-Flops



Planeamento

SEMANA	TEÓRICA 1	TEÓRICA 2	PROBLEMAS/LABORATÓRIO
14/Set a 19/Set	Introdução	Sistemas de Numeração e Códigos	
21/Set a 26/Set	Álgebra de Boole	Elementos de Tecnologia	P0
28/Set a 3/Out	Funções Lógicas	Minimização de Funções Booleanas (I)	LO
5/Out a 10/Out	Minimização de Funções Booleanas (II)	Def. Circuito Combinatório; Análise Temporal	P1
12/Out a 17/Out	Circuitos Combinatórios (I) – Codif., MUXs, etc.	Circuitos Combinatórios (II) - Som., Comp., etc.	L1
19/Out a 24/Out	Circuitos Combinatórios (III) - ALUs	Linguagens de Descrição e Simulação de Circuitos Digitais	P2
26/Out a 31/Out	Circuitos Sequenciais: Latches	Circuitos Sequenciais: Flip-Flops	L2
2/Nov a 7/Nov	Caracterização Temporal	Registos	P3
9/Nov a 14/Nov	Revisões Teste 1	Contadores	L3
16/Nov a 21/Nov	Síntese de Circuitos Sequenciais: Definições	Síntese de Circuitos Sequenciais: Minimização do número de estados	P4
23/Nov a 28/Nov	Síntese de Circuitos Sequenciais: Síntese com Contadores	Memórias	L4
30/Nov a 5/Dez	Máq. Estado Microprogramadas: Circuito de Dados e Circuito de Controlo	Máq. Estado Microprogramadas: Endereçamento Explícito/Implícito	P5
7/Dez a 12/Dez	Circuitos de Controlo, Transferência e Processamento de Dados de um Processador	Lógica Programável	L5
14/Dez a 18/Dez	P6	P6	L6

Prof. Nuno Roma

Sistemas Digitais 2015/16

3



Sumário

■ Tema da aula de hoje:

- ▶ Flip-Flops
 - Flip-flop master-slave
 - Flip-flop JK
 - Flip-flop edge-triggered
- ▶ Simbologia
- ▶ Descrição e Simulação de Circuitos Sequenciais em VHDL

■ Bibliografia:

■ M. Mano, C. Kime: Secções 5.3 e 5.6

- G. Arroz, J. Monteiro, A. Oliveira: Secção 6.4



Circuitos Síncronos

Latches vs. Flip-Flops

▶ Os circuitos básicos de memória podem ser classificados em latches e flip-flops.

Latches:

- Se a entrada de activação (enable) de um latch sincronizado estiver ligada ao sinal de relógio, o seu estado está continuamente a ser actualizado enquanto o relógio estiver a 1.
- Como não é possível garantir que o estado dos latches se mantem estável durante a fase em que o sinal de relógio estiver a 1, não é também possível garantir que todos os latches mudem sincronamente num circuito complexo.
- Os latches têm aplicações muito específicas (menos complexos, mais rápidos), nomeadamente em <u>circuitos assíncronos</u>.

Prof. Nuno Roma

Sistemas Digitais 2015/16

5



Circuitos Síncronos

Latches vs. Flip-Flops

 Os circuitos básicos de memória podem ser classificados em latches e flip-flops.

Flip-Flops:

- Os flip-flops mudam as saídas apenas quando há uma variação do relógio (diz-se que são sensíveis ao flanco).
- Este modo de funcionamento garante que o seu estado só é alterado uma única vez em cada período de relógio.
- Esta característica permite que se utilize quase todo o período de relógio para geração de novos valores nas entradas.
- Os <u>circuitos síncronos</u> utilizam, na grande maioria dos casos, flip-flops (sensíveis ao flanco).


Prof. Nuno Roma

Sistemas Digitais 2015/16




■ Flip-Flop Master-Slave

- ▶ O flip-flop Master-Slave consiste na ligação em cascata de 2 latches sincronizados, com sinais de controlo complementares.
- ► Funcionamento: o *mestre* "aceita" ordens de Set ou Reset enquanto C = 1, mas só "passa" a ordem ao *escravo* quando C = 0;
- Do ponto de vista das saídas externas o estado apenas muda após a transição de 1 → 0 do relógio.



Exemplo: S=1 R=0



Prof. Nuno Roma

Sistemas Digitais 2015/16


7



Flip-Flops

Caso Particular: Flip-Flop JK Master-Slave

▶ O flip-flop JK permite eliminar o estado indefinido, mantendo 2 entradas e, portanto, 4 funcionalidades distintas.




J	K	Q _{n+1}	
0	0	Q_n	HOLD
0	1	0	RESET
1	0	1	SET
1	1	$\overline{Q_n}$	TOGGLE


Nota: continua a só existir mudança de estado (variação nas saídas) após a transição de relógio de $1 \rightarrow 0$.



■ Flip-Flops Master-Slave

▶ Os flip-flops master-slave respondem aos valores na entrada que existam durante o semi-período em que C = 1. Por isso, são também chamados de pulse-triggered.





▶ No entanto, para o seu funcionamento correcto, não devem ser permitidas variações nas entradas durante o pulso de relógio.

Prof. Nuno Roma

Sistemas Digitais 2015/16


9




Flip-Flops

■ Flip-Flops Master-Slave

➤ Os flip-flops master-slave respondem aos valores na entrada que existam durante o semi-período em que C = 1. Por isso, são também chamados de pulse-triggered.






Problema: se durante o pulso de relógio R = 0 e S = 0 → 1 → 0, esperar-se-ia que o flip-flop mantivesse o estado, pois a última ordem é de HOLD. No entanto, o Mestre respondeu à ordem de SET e é essa ordem que é passada ao Escravo.

Prof. Nuno Roma

Sistemas Digitais 2015/16



■ Flip-Flops Edge-Triggered




- Os flip-flops edge-triggered ignoram o pulso enquanto este se mantém num valor constante, e apenas reagem à transição de relógio.
- ▶ Uma estrutura tipo master-slave em que o Mestre é um flip-flop D funciona como edge-triggered (e não como pulse-triggered): o estado que é passado do Mestre para o Escravo é sempre o estado definido pelas entradas na transição de relógio.

Prof. Nuno Roma Sistemas Digitais 2015/16 11



Flip-Flops

■ Flip-Flops Edge-Triggered



- Os flip-flops dizem-se positive-edge-triggered se reagem à transição de relógio 0 → 1.
- Os flip-flops dizem-se negative-edge-triggered se reagem à transição de relógio 1 → 0.

Prof. Nuno Roma


Sistemas Digitais 2015/16



■ Flip-Flop D Edge-Triggered

 Os flip-flops D positive-edgetriggered são habitualmente realizados com o circuito ao lado.

CP	D_H	Q_{n+1}
	L	L
lacksquare	Н	Н
J▼	-	Q_{n}
L	-	Q_{n}
Н	-	Q_n



Prof. Nuno Roma

Sistemas Digitais 2015/16

13



Flip-Flops

Entradas Assíncronas

- ▶ Alguns flip-flops incluem entradas adicionais que permitem fazer o SET ou o RESET <u>assíncronamente</u>, i.e., independentemente do relógio.
- ▶ A entrada de **set assíncrono** é também às vezes designada por "direct set" ou "preset", e a entrada de **reset assíncrono** é também às vezes designada por "direct reset" ou "clear".

Exemplo:



Flip-flop JK com R e S assíncronos

S R	RCJK	Q _{n+1}	
0 0	0 1 0 0	Q _n	HOLD
0 0	0 1 0 1	0	RESET
0 0	0 1 0	1	SET
0 0	0 1 1	\overline{Q}_n	TOGGLE
1 0	0 X X X	1	SET
0 1	1 X X X	0	RESET
1 1	1 X X X	U	Indefinido
0 0 0 0 1 0 0 1	0 1 0 0 1 1 0 X X X 1 X X X	1	SET TOGGL SET RESE


Prof. Nuno Roma

Sistemas Digitais 2015/16



Latches e Flip-Flops

Simbologia



Prof. Nuno Roma

Sistemas Digitais 2015/16


15




Latches e Flip-Flops

Exemplo: 74LS175







Prof. Nuno Roma

Sistemas Digitais 2015/16



DESCRIÇÃO E SIMULAÇÃO DE CIRCUITOS SEQUENCIAIS EM VHDL

Prof. Nuno Roma


Sistemas Digitais 2015/16

17




Flip-Flops

Flip-Flops



dout <= din when rising edge(clock);</pre>



NOTA IMPORTANTE: Esta é a única situação onde se aceitam os operadores and/or/xor/... após o operador when.

Embora seja possível a utilização em outros casos, tal não será permitido em SD.


dout <= din when rising_edge(clock) and enable='1';</pre>

Prof. Nuno Roma

Sistemas Digitais 2015/16



Flip-Flops com SET/RESET assíncronos



Sistemas Digitais 2015/16



Prof. Nuno Roma

Exemplo: Cadeado Digital (v2)


19

20

Considere-se os seguintes sinais:

- ▶ Sinal de entrada "code" código inserido.
- ➤ Sinais de entrada "xopen"/"xclose" permite abrir/fechar o cadeado se o código inserido estiver correcto e o estado do cadeado for fechado/aberto, respectivamente.
- Sinais de saída "OK"/"Err" − indicação de que o cadeado foi aberto/fechado (conforme o caso) com sucesso/erro.
- Sinal de saída "lock_state" − indica o estado do cadeado: 0 = fechado, 1 = aberto.

Sinais de controlo (entrada) "clk" e "reset" − sinais de relógio e de reinicialização do cadeado.



Prof. Nuno Roma Sistemas Digitais 2015/16



1. Descrição da entidade

```
Código 4/ code(3:0) OK Abertura/fecho com sucesso
Abertura do cadeado xopen Cadeado Dígital xclose (v2)
Relógio clk lock_state reset Estado do cadeado
```

```
entity cadeado_digital_v2 is
  port (
        code
                   : in std_logic_vector(3 downto 0);
        xopen
                  : in std_logic;
                 : in std_logic;
        xclose
        clk
                   : in std_logic;
                   : in std_logic;
        reset
              : out std_logic;
: out std_logic;
        OK
        Err
        lock_state : out std_logic
end cadeado_digital_v2;
```

Prof. Nuno Roma

Sistemas Digitais 2015/16


21



Exemplo: Cadeado Digital (v2)

2. Desenho do logigrama do cadeado digital

NOTA: o objectivo destes slides não é perceber como se chega a este circuito, apenas como o descrever em VHDL. Assim, assume-se que o circuito está correctamente projectado.




Prof. Nuno Roma

Sistemas Digitais 2015/16



2. Desenho do logigrama do cadeado digital

Nomeação dos sinais utilizados internamente (azul) e do nome dos circuitos (vermelho)






Exemplo: Cadeado Digital (v2)

3. Implementação da arquitectura

Para utilizar o componente "cadeado_digital", descrito no ficheiro "cadeado_digital.vhd", devem ser tomados os seguintes passos:

- A. Declarar o componente
- B. Utilizar uma instância do componente



Prof. Nuno Roma

Sistemas Digitais 2015/16



3. Implementação da arquitectura

Para utilizar o componente "cadeado_digital", descrito no ficheiro "cadeado_digital.vhd", devem ser tomados os seguintes passos:

A. Declarar o componente

B. Utilizar uma instância do componente

RECORDAR: A declaração de um componente é uma cópia quase perfeita da descrição da entidade. As únicas diferenças residem na primeira e ultima linhas.

Prof. Nuno Roma

Sistemas Digitais 2015/16

25



Exemplo: Cadeado Digital (v2)

3. Implementação da arquitectura

Para utilizar o componente "cadeado_digital", descrito no ficheiro "cadeado_digital.vhd", devem ser tomados os seguintes passos:

A. Declarar o componente

B. Utilizar uma instância do componente

```
architecture behavior of cadeado digital v2 is
-- Declaração do componente cadeado_digital original
component cadeado digital
  port (
        code : in std_logic_vector(3 downto 0);
                                                                Declaração do componente
        xopen : in std_logic;
                                                                             codeOk
                                                                    code(3:0)
         codeOK : out std_logic;
        OK : out std logic;
                                                                         Dígital
                                                                                 Ok
        Err
              : out std_logic
                                                                    xopen
                                                                                 Err
        );
end component:
 -- declaração dos sinais (fios) internos ao componente
signal toggle, toggle state, next state, current state : std logic;
```

Prof. Nuno Roma

Sistemas Digitais 2015/16



3. Implementação da arquitectura

Para utilizar o componente "cadeado_digital", descrito no ficheiro "cadeado_digital.vhd", devem ser tomados os seguintes passos:

A. Declarar o componente

B. Utilizar uma instância do componente

Deverão ser ligados todos os sinais do componente, com eventual excepção dos sinais com direcção "**out**", os quais podem ser desligado através da atribuição:

```
<sinal_do_componente> => open
```

Prof. Nuno Roma

Sistemas Digitais 2015/16

27



Exemplo: Cadeado Digital (v2)

3. Implementação da arquitectura

Para utilizar o componente "cadeado_digital", descrito no ficheiro "cadeado_digital.vhd", devem ser tomados os seguintes passos:

A. Declarar o componente

B. Utilizar uma instância do componente


```
architecture behavior of cadeado digital v2 is
-- Declaração do componente cadeado_digital original
-- declaração dos sinais (fios) internos ao componente
signal toggle, toggle_state, next_state, current_state : std_logic;
begin
-- Utilização de 1 instancia do componente "cadeado_digital"
cadeado1: cadeado_digital port map(
             code => code.
                                                             Instancia "cadeado1" do componente
              xopen => toggle,
                                                                                     desligado
              codeOK => open,
                                                                   code(3:0)
                                                                           codeOK
              OK => toggle_state,
                                                                        Cadeado
                                                                                 OK toggle_state
                                                                         Dígital
              Err => Err
                                                          toggle
                                                                                 Err
   );
```

Prof. Nuno Roma

Sistemas Digitais 2015/16



3. Implementação da arquitectura



Prof. Nuno Roma

Sistemas Digitais 2015/16

29



Exemplo: Cadeado Digital (v2)

3. Implementação da arquitectura

begin

```
-- Utilização de 1 instancia do componente "cadeado digital"
cadeado1: cadeado digital port map(
                                                           Instancia "cadeado1" do componente
              code => code,
              xopen => toggle,
                                                                 code(3:0)
                                                                         codeOK
                                                                      Cadeado
              codeOK => open,
                                                                                 toggle_state
                                                                      Dígital
              OK => toggle_state,
                                                                              Err
              Err => Err
  );
-- porta OR
toggle <= xopen or xclose;
-- porta XOR: funciona como um inversor controlado pelo sinal toggle_state
next_state <= current_state xor toggle_state;</pre>
-- FLIP-FLOP tipo D com reset
current_state <= '0' when reset='1' else next_state when rising_edge(clk);</pre>
-- Atribuição do resultado
lock state <= current state;</pre>
                                                                    CLK
OK <= toggle state;
end behavior;
```

Prof. Nuno Roma

Sistemas Digitais 2015/16



```
-- FICHEIRO cadeado digital v2.vhd
 - Declaração de bibliotecas
library IEEE;
use IEEE.std_logic_1164.all;
 -- Declaração da entidade
entity cadeado_digital_v2 is
  port (
        code : in std_logic_vector(3 downto 0);
        xopen : in std logic;
        xclose : in std_logic;
               : in std_logic;
         reset : in std_logic;
        OK : out std_logic;
Err : out std_logic;
        lock_state : out std_logic
      );
end cadeado digital v2;
architecture behavior of cadeado_digital_v2 is
 - Declaração do componente cadeado_digital
component cadeado_digital
   port (
        code : in std logic vector(3 downto 0);
        xopen : in std_logic;
         codeOK : out std_logic;
        OK : out std_logic;
Err : out std_logic
        );
end component;
```

```
-- declaração dos sinais internos
 signal toggle, toggle state : std logic;
signal next state, current state : std logic;
 -- Utilização de 1 instancia do "cadeado_digital"
cadeadol: cadeado digital port map(
             code => code,
              xopen => toggle,
              codeOK => open,
              OK => toggle_state,
              Err => Err
   );
-- porta OR
toggle <= xopen or xclose;
-- porta XOR
next state <= current state xor toggle state;
-- FLIP-FLOP tipo D com reset
current_state <= '0' when reset='1' else
                 next state when rising edge (clk);
-- Atribuição das restantes saidas
lock state <= current state;
OK <= toggle_state;
end behavior;
```

Prof. Nuno Roma

Sistemas Digitais 2015/16

31




Simulação e teste de circuitos sequenciais

- Para validar correctamente o funcionamento de um circuito digital é necessário verificar o valor das saídas do circuito para todas as combinações de:
 - Circuitos combinatórios: sinais de entrada
 - ▶ Circuitos sequenciais: sinais de entrada e estado do sistema

NOTA: o estado do sistema digital é dado pelo valor à saída dos elementos de memória, i.e., dos latches e dos flip-flops.



Componente para teste:



Prof. Nuno Roma

Sistemas Digitais 2015/16

33



Exemplo: Cadeado Digital (v2)

Descrição da entidade

► Sem entradas/saídas

```
-- FICHEIRO teste_cadeado_v2.vhd

-- Declaração de bibliotecas
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;

-- Definição do nome da entidade, sem qualquer entrada ou saida
entity teste_cadeado_v2 is
end teste_cadeado_v2;
architecture behavior of teste_cadeado_v2 is
```

Prof. Nuno Roma

Sistemas Digitais 2015/16



■ Declaração de componentes e sinais

```
architecture behavior of teste_cadeado_v2 is
    -- Declaração do componente cadeado_digital (v2)
    component cadeado_digital_v2
      port (
            code : in std_logic_vector(3 downto 0);
            xopen : in std_logic;
            xclose : in std_logic;
            clk : in std_logic;
            reset : in std logic;
            OK : out std_logic;
                   : out std logic;
            lock state : out std logic
   end component;
    -- Declaração dos sinais para o testbench
   signal lock, unlock, clk, reset : std logic := '0'; -- inicializados a 0
   signal code : std_logic_vector(3 downto 0) := "1111"; -- inicializado a "1111"
   signal OK, Err, lock_state: std_logic; -- sem inicialização (i.e., sem valor
                                           -- previamente definido para t=0s )
Prof. Nuno Roma
                                    Sistemas Digitais 2015/16
                                                                                           35
```



Exemplo: Cadeado Digital (v2)

Descrição da unidade para teste

Prof. Nuno Roma

Sistemas Digitais 2015/16



■ Geração do sinal de relógio (clk)

```
. . .
   begin
    -- declaração da instancia para teste
    -- gerador de sinal para o relógio
   begin
      clk <= '0';
       wait for 25 ns; -- o periodo do relógio é 50 ns
      clk <= '1';
       wait for 25 ns; -- o periodo do relógio é 50 ns
    end process;
    . . .
                                               Diagrama temporal do sinal clk resultante
    end behavior;
                                        Nível lógico 1---
                                                                                   Tempo [ns]
                                        Nível lógico 0-
                                                                        100
                                                                             125
Prof. Nuno Roma
                                    Sistemas Digitais 2015/16
                                                                                          37
```



Exemplo: Cadeado Digital (v2)

■ Geração dos sinais lock e unlock

```
-- gerador de sinal para o relógio
process
begin
  clk <= '0';
  wait for 25 ns; -- o periodo do relógio é 50 ns
  clk <= '1';
  wait for 25 ns; -- o periodo do relógio é 50 ns
end process;
-- gerador dos sinais lock e unlock
process
  lock <= '0'; unlock <= '0';
  wait for 2*25 ns; -- espera 1 periodo de relógio
   lock <= '0'; unlock <= '1';
   wait for 2*25 ns; -- espera 1 periodo de relógio
  lock <= '1'; unlock <= '0';
   wait for 2*25 ns; -- espera 1 periodo de relógio
   lock <= '1'; unlock <= '1';
   wait for 2*25 ns; -- espera 1 periodo de relógio
end process;
```

Prof. Nuno Roma

Sistemas Digitais 2015/16



■ Geração do sinal code

```
-- gerador dos sinais lock e unlock
process
begin
  lock <= '0'; unlock <= '0';
  wait for 2*25 ns; -- espera 1 periodo de relógio
  lock <= '0'; unlock <= '1';
  wait for 2*25 ns; -- espera 1 periodo de relógio
  lock <= '1'; unlock <= '0';
  wait for 2*25 ns; -- espera 1 periodo de relógio
  lock <= '1'; unlock <= '1';
  wait for 2*25 ns; -- espera 1 periodo de relógio
end process;
-- gerador do sinal code
process
 code <= code + 1:
  wait for 4*2*25 ns;
end process;
```

Prof. Nuno Roma

Sistemas Digitais 2015/16

39



Exemplo: Cadeado Digital (v2)

Inicialização da máquina de estados (reset)

```
-- gerador do sinal code
process
  code <= code + 1;
  wait for 4*2*25 ns;
end process;
-- gerador do sinal de inicialização
begin
  reset <= '1';
  wait for 50 ns;
  reset <= '0';
  wait; -- este gerador de sinal fica aqui parado
end process;
                                            Diagrama temporal do sinal reset resultante
end behavior;
                                    Nível lógico 1-
                                                                                  Tempo [ns]
                                    Nível lógico 0-
                                                   25 50 75 100 125
```

Prof. Nuno Roma

Sistemas Digitais 2015/16



```
- Declaração de bibliotecas
                                                                                             process
                                                        test_unit: cadeado_digital_v2
library IEEE;
use IEEE.std_logic_1164.all;
                                                         port map ( clk=>clk,
                                                                                            begin
                                                                                               code <= code + 1;
use IEEE.std_logic_unsigned.all;
                                                          reset=>reset, code=>code,
                                                                                               wait for 4*2*25 ns;
                                                         xclose=>lock, xopen=>unlock,
                                                         OK=>OK, Err=>Err,
                                                                                            end process;
-- Entidade de teste
                                                         lock_state=>lock_state );
entity tb cadeado v2 is
                                                                                            -- Sinal de inicialização
end tb cadeado v2;
                                                                                            process
                                                        -- Sinal de relógio
architecture behav of tb_cadeado_v2 is
                                                       process
                                                                                            begin
                                                                                               reset <= '1';
  declaração do componente para tese
                                                       begin
                                                          clk <= '0';
                                                                                               wait for 50 ns;
component cadeado_digital_v2
                                                           wait for 25 ns;
                                                                                               reset <= '0';
                                                          clk <= '1';
                                                                                               wait;
  code : in std_logic_vector(3 downto 0);
  xopen : in std_logic;
xclose : in std_logic;
                                                           wait for 25 ns;
                                                                                            end process;
                                                       end process;
  clk : in std_logic;
                                                                                            end behav;
                                                        -- Sinais lock e unlock
  reset : in std logic;
  OK : out std_logic;
Err : out std_logic;
                                                       process
                                                       begin
                                                          lock <= '0'; unlock <= '0';
  lock_state : out std_logic
                                                           wait for 2*25 ns;
);
                                                          lock <= '0'; unlock <= '1';
end component;
                                                           wait for 2*25 ns;
  - Sinais para o testbench
                                                          lock <= '1'; unlock <= '0';
signal lock, unlock, clk, reset : std_logic := '0';
                                                          wait for 2*25 ns;
signal code:std_logic
                      vector(3 downto 0) := "1111";
                                                          lock <= '1'; unlock <= '1';
signal OK, Err, lock_state: std_logic;
                                                           wait for 2*25 ns;
  Prof. Nuno Roma
                                               Sistemas Digitais 2015/16
                                                                                                                  41
```



Próxima Aula

■ Tema da Próxima Aula:

- ► Caracterização temporal
- Metodologia de sincronização temporal



Agradecimentos

Algumas páginas desta apresentação resultam da compilação de várias contribuições produzidas por:

- Guilherme Arroz
- Horácio Neto
- Nuno Horta
- Pedro Tomás

Prof. Nuno Roma

Sistemas Digitais 2015/16