



TÉCNICO LISBOA

SISTEMAS DIGITAIS (SD)

MEEC

Acetatos das Aulas Teóricas

Versão 4.0 - Português

Aula Nº 25:

Título: Lógica Programável


Sumário: Lógica programável (ROM, PLA, PAL e FPGA); Linguagens de descrição de hardware (VHDL).

2015/2016

Nuno.Roma@tecnico.ulisboa.pt

Sistemas Digitais (SD)

Lógica Programável



Aula Anterior

■ Na aula anterior:

- ▶ Circuitos de controlo, transferência e processamento de dados
- ▶ Exemplo de uma arquitectura simples de um processador



SEMANA	TEÓRICA 1	TEÓRICA 2	PROBLEMAS/LABORATÓRIO
14/Set a 19/Set	Introdução	Sistemas de Numeração e Códigos	
21/Set a 26/Set	Álgebra de Boole	Elementos de Tecnologia	P0
28/Set a 3/Out	Funções Lógicas	Minimização de Funções Booleanas (I)	L0
5/Out a 10/Out	Minimização de Funções Booleanas (II)	Def. Circuito Combinatório; Análise Temporal	P1
12/Out a 17/Out	Circuitos Combinatórios (I) – Codif., MUXs, etc.	Circuitos Combinatórios (II) – Som., Comp., etc.	L1
19/Out a 24/Out	Circuitos Combinatórios (III) - ALUs	Linguagens de Descrição e Simulação de Circuitos Digitais	P2
26/Out a 31/Out	Circuitos Sequenciais: Latches	Circuitos Sequenciais: Flip-Flops	L2
2/Nov a 7/Nov	Caracterização Temporal	Registos	P3
9/Nov a 14/Nov	Revisões Teste 1	Contadores	L3
16/Nov a 21/Nov	Síntese de Circuitos Sequenciais: Definições	Síntese de Circuitos Sequenciais: Minimização do número de estados	P4
23/Nov a 28/Nov	Síntese de Circuitos Sequenciais: Síntese com Contadores	Memórias	L4
30/Nov a 5/Dez	Máq. Estado Microprogramadas: Circuito de Dados e Circuito de Controlo	Máq. Estado Microprogramadas: Endereçamento Explícito/Implícito	P5
7/Dez a 12/Dez	Circuitos de Controlo, Transferência e Processamento de Dados de um Processador	Lógica Programável	L5
14/Dez a 18/Dez	P6	P6	L6



■ Tema da aula de hoje:

- ▶ Lógica programável:
 - ROM
 - PLA
 - PAL
 - FPGA
- ▶ Linguagens de descrição de hardware
 - VHDL

□ Bibliografia:

- G. Arroz, C. Sêrro, "Sistemas Digitais: Apontamentos das Aulas Teóricas", IST, 2005: Capítulo 18 (disponível no [Fenix](#))

■ PLD: Programmable Logic Device

- ▶ Vários dispositivos disponíveis com a possibilidade de programação da função lógica implementada:
 - ROM: Read-Only Memory (ROM, PROM, EPROM, EEPROM, etc...)
 - PLA: Programmable Logic Array
 - PAL: Programmable Array Logic
 - FPGA: Field Programmable Gate Array
- ▶ **Função:** implementação, num só circuito integrado, de circuitos com lógica combinatória (e/ou sequencial) de média complexidade, que de outra forma seriam implementados com vários circuitos integrados.


■ ROM: Read-Only Memory

- ▶ Diferentes famílias disponíveis:
 - ROM - mask programmable ROM
 - PROM – field Programmable ROM
 - EPROM - Erasable Programmable ROM
 - EEPROM - Electrically Erasable Programmable ROM



ROM: Read-Only Memory

► Exemplo:



Como implementar uma função Booleana $F(W,X,Y,Z)$ definida pela tabela de verdade?


Palavra #	W_H A3	X_H A2	Y_H A1	Z_H A0	Dados
0	L	L	L	L	H
1	L	L	L	H	L
2	L	L	H	L	H
3	L	L	H	H	H
4	L	H	L	L	L
5	L	H	L	H	L
6	L	H	H	L	L
7	L	H	H	H	H
8	H	L	L	L	H
9	H	L	L	H	H
10	H	L	H	L	H
11	H	L	H	H	L
12	H	H	L	L	H
13	H	H	L	H	L
14	H	H	H	L	L
15	H	H	H	H	H

ROM: Read-Only Memory

Palavra #	W_H A3	X_H A2	Y_H A1	Z_H A0	Dados
0	L	L	L	L	H
1	L	L	L	H	L
2	L	L	H	L	H
3	L	L	H	H	H
4	L	H	L	L	L
5	L	H	L	H	L
6	L	H	H	L	L
7	L	H	H	H	H
8	H	L	L	L	H
9	H	L	L	H	H
10	H	L	H	L	H
11	H	L	H	H	L
12	H	H	L	L	H
13	H	H	L	H	L
14	H	H	H	L	L
15	H	H	H	H	H


Descodificador 4:16

Ligação eléctrica




■ ROM: Read-Only Memory

► Exemplo:



■ ROM: Read-Only Memory



► Ao contrário de outros dispositivos (ver a seguir), a ROM não impõe restrições no número de mintermos gerados (2^n) e agrupados.


► Exemplo:

- uma ROM de 8k x 8 bits pode implementar, no máximo, 8 funções booleanas simples (uma por cada saída) de 13 variáveis Booleanas (porque $8k = 2^{13}$).

■ ROM: Read-Only Memory

► Exemplos de aplicação:

- Implementação de funções Booleanas combinatórias (genéricas);
- Implementação de sistemas sequenciais micro-programados;
- Armazenamento, em memória não volátil, de programas executados por processadores;
 - **Exemplo:** configuração do sistema de interface de entradas e saídas (BIOS) de um computador.



■ ROM: Read-Only Memory

► Vantagens:

- Facilidade e rapidez de definição do seu conteúdo a partir da tabela de verdade da função;
- Existe software para programação automática;
- Pouco dispendiosas.


► Desvantagens:

- Uma vez que gera todos os mintermos para o conjunto de variáveis de entrada, conduz a desperdício de recursos, caso esses mintermos não seja utilizados pela função;
- Quando o número de entradas é muito elevado, pode tornar-se impraticável a utilização de ROMs, devido à limitação do número de entradas;
- Mais lenta e consome mais energia do que circuitos dedicados.

■ ROM: Read-Only Memory - Exemplo

Tabela de Verdade


A_H	B_H	C_H	D_H	F1_H	F2_H
L	L	L	L	L	H
L	L	L	H	H	H
L	L	H	L	L	L
L	L	H	H	H	L
L	H	L	L	L	H
L	H	L	H	H	H
L	H	H	L	L	L
L	H	H	H	H	H
H	L	L	L	H	L
H	L	L	H	L	H
H	L	H	L	H	L
H	L	H	H	H	L
H	H	L	L	L	H
H	H	L	H	L	H
H	H	H	L	L	L
H	H	H	H	H	H



■ PLA: Programmable Logic Array

- Para ultrapassar os inconvenientes da utilização de ROMs, os fabricantes de circuitos integrados conceberam dispositivos programáveis (PLDs), com restrições ao nível de:

- N° de entradas (n)
- N° de portas AND (p)
- N° de portas OR (q)



■ PLA: Programmable Logic Array

- Para ultrapassar os inconvenientes da utilização de ROMs, os fabricantes de circuitos integrados conceberam dispositivos programáveis (PLDs), com restrições ao nível de:

- N° de entradas (n)
- N° de portas AND (p)
- N° de portas OR (q)



► Consequências:

- Cada uma das q funções tem de ser expressa numa soma de produtos;
- O número total de implicantes disponíveis não pode ultrapassar p .



- Estas restrições não existem nas ROMs, pois todos os mintermos estão disponíveis nas saídas do decodificador interno da ROM.


■ PLA: Programmable Logic Array

► Exemplo:

- $n = 4$ entradas
- $p = 6$ portas AND
- $q = 2$ portas OR

Programação da ligação das portas AND

Programação da ligação das portas OR



Programação do nível lógico em que cada saída está activa (L ou H)


■ PLA: Programmable Logic Array – Exemplo

► Exemplo:

- n = 4 entradas
- p = 6 portas AND
- q = 2 portas OR

Tabela de Verdade


A_H	B_H	C_H	D_H	F1_H	F2_H
L	L	L	L	L	H
L	L	L	H	H	H
L	L	H	L	L	L
L	L	H	H	H	L
L	H	L	L	L	H
L	H	L	H	H	H
L	H	H	L	L	L
L	H	H	H	H	H
H	L	L	L	H	L
H	L	L	H	L	H
H	L	H	L	H	L
H	L	H	H	H	L
H	H	L	L	L	H
H	H	L	H	L	L
H	H	H	L	L	L
H	H	H	H	H	H



$$F1 = \overline{A} D + C D + A \overline{B} \overline{D}$$

- 3 portas AND
- 1 porta OR
- Saída não negada (porta XOR)

3 + 4 = 7 portas AND !!!



$$F2 = \overline{A} \overline{C} + B \overline{C} + \overline{C} D + B D$$

- 4 portas AND
- 1 porta OR
- Saída não negada (porta XOR)

■ PLA: Programmable Logic

► Observação:


- Se agruparmos os maxtermos, em vez dos mintermos, obteremos uma expressão mais simples

Problema:


- A PLA não tem estrutura que facilite o uso de produtos de somas

► Alternativa:

- Obter a expressão na negação de F2: $\overline{F2}$
- Depois nega-se esta negação: $F2 = \overline{\overline{F2}}$



$$F2 = \overline{A} \overline{C} + B \overline{C} + \overline{C} D + B D$$



$$\overline{F2} = B C + C D + A \overline{B} \overline{D}$$


■ PLA: Programmable Logic Array – Exemplo

► Exemplo:


- n = 4 entradas
- p = 6 portas AND
- q = 2 portas OR

Tabela de Verdade

A_H	B_H	C_H	D_H	F1_H	F2_H
L	L	L	L	L	H
L	L	L	H	H	H
L	L	H	L	L	L
L	L	H	H	H	L
L	H	L	L	L	H
L	H	L	H	H	H
L	H	H	L	L	L
L	H	H	H	H	H
H	L	L	L	H	L
H	L	L	H	L	H
H	L	H	L	H	L
H	L	H	H	H	L
H	H	L	L	L	H
H	H	L	H	L	L
H	H	H	L	L	L
H	H	H	H	H	H



$$F1 = \overline{A}D + CD + A\overline{B}\overline{D}$$



$$\overline{F2} = \overline{B}C + C\overline{D} + A\overline{B}\overline{D}$$

Mintermo partilhado

- 5 portas AND
- 2 porta OR
- 1 saída não negada (F1)
- 1 saída negada (F2)

OK!


■ PLA: Programmable Logic Array – Exemplo

► Exemplo:

- n = 4 entradas
- p = 6 portas AND
- q = 2 portas OR

Tabela de Verdade

A_H	B_H	C_H	D_H	F1_H	F2_H
L	L	L	L	L	H
L	L	L	H	H	H
L	L	H	L	L	L
L	L	H	H	H	L
L	H	L	L	L	H
L	H	L	H	H	H
L	H	H	L	L	L
L	H	H	H	H	H
H	L	L	L	H	L
H	L	L	H	L	H
H	L	H	L	H	L
H	L	H	H	H	L
H	H	L	L	L	H
H	H	L	H	L	L
H	H	H	L	L	L
H	H	H	H	H	H





$$F1 = \overline{A}D + CD + A\overline{B}\overline{D}$$

$$\overline{F2} = \overline{B}C + C\overline{D} + A\overline{B}\overline{D}$$

■ PLA: Programmable Logic Array

► Exemplo: PLS100 (Philips)


- 16 entradas
- $p = 48$ portas AND
- $q = 8$ portas OR



■ Programação


► *One-Time-Programming (OTP)* - podem ser programados apenas uma única vez

- Aquando da programação, existem fusíveis que são “queimados” e que irão definir os operandos de cada **mintermo**.




■ Programação

- O programador está ligado a um computador (PC), que lê um ficheiro com a tabela de verdade pretendida para o circuito




■ ROMs vs PLAs

- No caso das ROMs, as ligações das portas AND estão fixas e é possível programar as ligações das portas OR:




- No caso das PLAs, tanto as ligações das portas AND como as ligações das portas OR são programáveis:



■ PAL: Programmable Array Logic


- No caso das PALs, as ligações entre as portas AND e as portas OR estão fixas, e apenas é possível programar as ligações das portas AND às entradas:




► Restrições:

- Cada uma das q funções tem de ter a forma de uma soma de produtos;
- O número de implicantes da soma não pode exceder p por função (numa PLA, o número de implicantes (p) é partilhado por todas as funções).

■ PALs vs PLAs:




PLA – o número de implicantes (p) é partilhado por todas as funções.



PAL – cada função de saída pode usar p implicantes de forma independente.

■ PAL: Programmable Array Logic

- Uma das linhas de saída pode ser realimentada para o interior da PAL, para permitir construir funções que necessitem de um maior número de portas AND.
- Algumas PALs incluem também **flip-flops** nas saídas, de modo a permitir realizar circuitos sequenciais.




■ PAL: Programmable Array Logic

- Exemplo:



$$\begin{aligned}
 W &= ABC\bar{C} + \bar{A}\bar{B}C\bar{D} \\
 X &= A + BCD \\
 Y &= \bar{A}B + CD + \bar{B}\bar{D} \\
 Z &= ABC\bar{C} + \bar{A}\bar{B}C\bar{D} + A\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}D \\
 &= W + A\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}D
 \end{aligned}$$

Realimentação da saída da função W (que corresponde, também, a mintermos da função Z), a fim de alargar o número de operandos da porta AND.




■ PAL: Programmable Array Logic

- Exemplo: PAL16L8




■ FPGA: Field-Programmable Gate Array

- Dispositivo constituído por uma grelha com milhares de blocos lógicos programáveis interligados entre si (**CLB: Configurable Logic Blocks**), em que cada bloco implementa uma função booleana simples:



■ Configurable Logic Block (CLB)


- ▶ Pode ser constituído por:
 - **Look-Up Table (LUT)**, semelhante a uma ROM, que permite definir uma qualquer **função combinatória** arbitrária de n entradas
 - Elemento de memória (ex: **Flip-Flop**), ligado à saída da LUT, que permite a realização de **circuitos sequenciais**.
- ▶ Exemplo (simples):



■ FPGA: Field-Programmable Gate Array

- ▶ A programação/configuração é feita aquando do ciclo de inicialização, em que a FPGA lê um ficheiro de configuração (.bit) a partir de uma ROM externa, a fim de configurar:
 - LUTs de todos os CLBs;
 - MUXs de saída de todos os CLBs;
 - Interligações entre CLBs;
 - Memórias internas;
 - Interface com o exterior (I/O).


- ▶ Pode ser configurada múltiplas vezes!



■ FPGA: Field-Programmable Gate Array

- O grande número de CLBs ($>10^6$) actualmente disponibilizados por FPGAs de última geração permite a integração e implementação, num único chip, de:

- Vários processadores (sistemas multi-core)
- Processadores Digitais de Sinal (DSP)
- Micro-controladores
- Memórias, etc.




► Programação:

- Dada a elevada complexidade dos circuitos envolvidos, estes dispositivos são geralmente programados através de linguagens de descrição de circuitos (**Hardware Description Languages – HDL**):
 - VHDL
 - Verilog

■ VHDL (VHSIC Hardware Description Language)

► Exemplo 1: multiplexer 2:1




```
entity MUX is
  port (
    A : in std_logic;
    B : in std_logic;
    Sel : in std_logic;
    Out : out std_logic);
end entity MUX;

architecture RTL of MUX is
begin
  Out <= A when Sel = '1' else B;
end architecture RTL;
```

■ VHDL (VHSIC Hardware Description Language)

► Exemplo 2: somador binário




```
entity ADDER is
  generic (
    WIDTH : in natural := 32);
  port (
    OP1   : in std_logic_vector(WIDTH-1 downto 0);
    OP2   : in std_logic_vector(WIDTH-1 downto 0);
    SUM   : out std_logic_vector(WIDTH-1 downto 0));
end entity ADDER;

architecture RTL of ADDER is
begin
  SUM <= OP1 + OP2;
end architecture RTL;
```

NOTA: esta descrição (comportamental) não é permitida para a realização dos trabalhos de laboratório de "Sistemas Digitais".

■ VHDL (VHSIC Hardware Description Language)

► Exemplo 3: flip-flop tipo D




```
entity FLIP_FLOP is
  port (
    RST : in std_logic;
    CLK : in std_logic;
    D    : in std_logic;
    Q    : out std_logic);
end entity FLIP_FLOP;

architecture RTL of FLIP_FLOP is
begin
  process(RST, CLK)
  begin
    if RST = '1' then
      Q <= '0';
    elsif rising_edge(CLK) then
      Q <= D;
    end if;
  end process;
end architecture RTL;
```

■ VHDL (VHSIC Hardware Description Language)

► Exemplo 4:

Contador binário



```
entity COUNTER is
  generic (
    WIDTH : in natural := 5);
  port (
    RST   : in std_logic;
    CLK   : in std_logic;
    LOAD  : in std_logic;
    DATA : in std_logic_vector(WIDTH-1 downto 0);
    Q     : out std_logic_vector(WIDTH-1 downto 0));
end entity COUNTER;


architecture RTL of COUNTER is
  signal CNT : unsigned(WIDTH-1 downto 0);
begin
  process(RST, CLK) is
  begin
    if RST = '1' then
      CNT <= (others => '0');
    elsif rising_edge(CLK) then
      if LOAD = '1' then
        CNT <= unsigned(DATA);
      else
        CNT <= CNT + 1;
      end if;
    end if;
  end process;

  Q <= std_logic_vector(CNT);
end architecture RTL;
```

FIM ???



■ Enquadramento da Disciplina no Curso (MEEC)



■ Tema da Próxima Aula:

- Série de Problemas P6 – 1ª parte



Agradecimentos

Algumas páginas desta apresentação resultam da compilação de várias contribuições produzidas por:

- Guilherme Arroz
- Horácio Neto
- Nuno Horta
- Pedro Tomás