Q1 (1 + 1 valores)

- a) Prove algebricamente que $a.b + a.\overline{b}.c = a.b + a.c$, referindo os teoremas utilizados.
- b) Considere a função $f(a,b,c) = \overline{a}.\overline{b} + a.b + bc$. Apresente uma implementação da função utilizando apenas portas NAND de 2 entradas (apresente a expressão e o esquema lógico com portas NAND).

Q2 (1,5 + 2 + 1 valores)

- a) Pretende-se realizar um sistema de alarme para instalação num carro, para alertar no caso de se abandonar o veículo deixando as luzes acesas. O sistema dispõe de várias entradas: uma que indica que os Médios se encontram acesos (E), outra que indica que os Máximos se encontram ligados (A), outra que o motor está parado (M) e uma outra que indica que alguma porta se encontra aberta (P). Apresente a tabela de verdade para o alarme pretendido, de modo a que este seja activado sempre que o motor esteja parado, se abra uma porta e as luzes estejam ligadas.
- b) Considere a função $f(A,B,C,D) = \sum (1,3,5,9,11) + d(4,8,12)$. Obtenha a expressão simplificada da função f através do método de Quine-McCluskey.
- c) Considere a função $f(A,B,C,D) = \sum (1,3,5,9,11)$. Apresente uma implementação recorrendo a *multiplexers* de 2 variáveis de controlo.

Q3 (1,5 + 2,5 + 1,5 valores)

Pretende-se projectar um contador síncrono, com 3 bits, que contará de três em três em módulo 8. As saídas coincidem com as variáveis de estado.

- a) Apresente tabela de transição de estados e saídas e codificação de estados proposta.
- b) Utilizando flip-flops JK, apresente as tabelas das entradas JK, mapas de Karnaugh associados e expressões simplificadas (não é necessário apresentar o esquema lógico).
- c) Pretendendo garantir que o contador seja inicializado no estado de contagem com todas as saídas a 0, indique métodos que recomende para atingir esse objectivo (refira que alterações seriam necessárias).

Q4 (2,5 + 1 + 2 valores)

Pretende-se desenvolver um sistema de detecção da sequência 10*101 (em que 0* representa uma sequência com zero, um ou mais 0's) presente numa linha de entrada de dados X, que é analisada ao ritmo do sinal de relógio. A saída indicadora de detecção de sequência deve ficar activa durante um ciclo de relógio.

Estado actual	Estado seguinte / Saída	
	X=0	X=1
S ₀	S ₁ / 0	S ₂ / 0
S ₁	S ₃ / 0	S ₄ / 0
S ₂	S ₆ / 0	S ₄ / 1
S ₃	S ₅ / 0	S ₇ / 0
S ₄	S ₆ / 1	S ₀ / 0
S ₅	S ₅ / 0	S ₀ / 0
S ₆	S ₃ / 1	S ₂ / 0
S ₇	S ₆ / 1	S ₀ / 1

- a) Apresente um diagrama de estados para o sistema descrito.
- b) Apresente a tabela de transição de estados e a tabela de saídas.
- c) Considere a tabela de transição de estados apresentada ao lado. Minimizar o número de estado necessários utilizando o método da partição.

Q5 (2,5 valores)

Considere o circuito sequencial representado na figura, considerando que dispõe de uma entrada de *preset* assíncrono ligada a todos os flip-flops. Considerando que actua nessa entrada inicialmente, elabore o diagrama temporal do circuito durante oito ciclos do sinal de relógio.