Departamento de Engenharia Electrotécnica

Sistemas Lógicos Exame – Recurso (B)

Licenciatura em Eng. Informática 16 de Julho de 2005

Aviso: Fazer cada grupo em folhas diferentes

- 1 Considere um circuito de quatro entradas (X1, X2, Y1 e Y2) e três saídas (F2 mais significativa, F1 e F0 menos significativa) que implemente a multiplicação binária do número de 2 bits X1 X2 pelo número de 2 bits Y1Y2.
 - a) Obtenha a melhor simplificação das funções para F2, F1 e F0
 - b) Implemente a função F2 utilizando exclusivamente portas NAND
 - c) Implemente a função de F0 utilizando um multiplexer de 1 entradas de selecção mais lógica adicional.
 - d) Implemente a função de F1 utilizando um descodificador de 2 saídas mais lógica adicional.

2 – Preencha o resto do quadro

Base 2	Base 3	Base 9	Base 16
1011			
	21		
		23	
			D1

- 3 Desenvolva uma máquina de estados que implemente um contador módulo 6 de números pares.
 - a) Desenhe a máquina de estados que implementa esta máquina
 - b) Desenhe a tabela de transição de estados da máquina
 - c) Desenhe a tabela da entrada dos FFs da máquina, sabendo que o FF mais significativo é tipo T e o menos significativo tipo D.
 - d) Obtenha as expressões simplificadas.
 - e) Diga o que acontece se a máquina cair num estado ímpar. Descreva todas as situações existentes.
- 4 Desenvolva uma máquina de estados que detecte a sequência "010110". Quando a sequência é detectada, uma saída Z fica igual a 0 durante 11 ciclos de clock.
 - a) Desenhe a máquina de estados que implementa este detector
 - b) Desenha a arquitectura global do sistema a implementar, considerando a máquina de estados como um bloco com as suas entradas e saídas bem definidas.
 - c) Apresente a função Z de detecção de sequência