

Tópicos sobre Arquitectura de Computadores -- 4

José A. Cardoso e Cunha
DI-FCT/UNL

1. Arquitectura de Von Neumann
2. Programação em linguagem “máquina”
3. Sistema de entradas e saídas
4. Hierarquia das unidades de memória
5. Organização interna do processador


Organização do sistema de entradas e saídas

Características da arquitectura

Operações dentro do CPU: muito rápidas

Interacções CPU – Memória: menos rápidas

Interacções com Periféricos: muito lentas



Dispositivos de input/output

Orientados para caracteres (bytes)

Fluxos de bytes (streams) sem qualquer estrutura

Produzem ou consomem fluxos de bytes

Teclado

leitor/perfurador de fita

Écran

interface de comunicação

Orientados para blocos de bytes

Guardam blocos de dimensão fixa (1K-2K bytes)

Cada bloco é individualmente endereçado

Cada bloco pode ser lido/escrito independentemente dos outros (acesso directo)


Discos


bandas magnéticas

Controladores dos periféricos

Circuitos electrónicos que controlam a operação do periférico

Definem a interface de I/O “vista” pelo CPU e acessível aos programas “assembly”





Os periféricos são controlados pelo CPU via unidades funcionais dedicadas: interfaces

A interface do periférico é vista pelo CPU como um conjunto de registadores

Exemplos:

Teclado: ligado via o controlador do teclado


Écran: ligado via o adaptador de écran:

O CPU envia bytes; o controlador converte-os em sinais para o écran, que é visto como parametrizado por:


nº de caracteres / linha

nº de linhas / écran

nº de pixels / nº de pixels



Disco: a unidade física manipula sequências de bits em série



Quando formatado, passa a indicar informação sobre o seu conteúdo e formato

- nº de cilindros ou pistas → nº de bloco
- nº de sector

O controlador converte a sequência de bits em blocos de bytes tal que o CPU vê um formato de n sectores, cada com x bytes por pista

Aceita comandos para:

read, write, seek, .. Endereçando blocos

O CPU envia comandos para a interface e fica a aguardar a confirmação de que o comando foi completado, para poder obter resultados da interface.

Acesso ao disco: -- meio de memória secundária (não volátil)

Interfaces:

- de **baixo nível**, definida pelas instruções máquina do CPU que acedem directamente aos registadores da interface (portas de I/O) para:
 - posicionar a cabeça de leitura/escrita na pista desejada
 - transferir dados
 - inspeccionar o estado da interface
- de **alto nível**, definida pelos programas do Sistema de Operação:
 - a) ao nível de rotinas (gravadas em memória permanente, só acessível para leitura (ROM – read-only memory))
e reunidas no módulo Basic Input-Output System (BIOS)
dão acesso a blocos de bytes
 - b) ao nível do Sistema de Ficheiros do SO
apresentam os dados, organizados em unidades lógicas de dimensão variável e formadas por sequências de bytes, escondendo a estrutura de blocos aos programas utilizadores

Terminal = teclado + écran

Terminais

interface
RS 232

interfaces

memory-mapped


orientadas

para o caracter


orientadas

para o bit

a) Terminais RS 232




b) Monitores Memory-mapped



Video RAM: uma memoria especial fazendo parte do
espaco de enderecos visto pelo CPU

Controlador de Video:


converte os bytes colocados na Video RAM
em sinais de video para controlar o monitor



Cada caracter:


1 byte ASCII

1 byte ATTRIBUTE



Nos ecran bit-map: cada bit em Video RAM
controla directamente 1 pixel do ec

Interfaces com transmissão de bits em paralelo



Interfaces de I/O

Controlo / endereçamento / transferência de dados uniforme entre o CPU e os periféricos, através do Bus de sistema

- Controlo da operação do periférico, conforme os comandos do CPU
- Informa sobre o estado do periférico
- Conversão de formatos de representação dos dados

Uma interface genérica



En geral, as interfaces têm três tipos de registradores (ou portas)

Porta de dados: para guardar os dados enviados pelo CPU ou recebidos do exterior pelo periférico

Porta de estado: indica informação sobre o estado corrente do periférico

- existência de dados para ler
- disponível para receber dados
- erros
- outras informações

Porta de controlo: para receber comandos vindos do CPU (inicializar interface, posicionar a interface em estados para receber ou enviar, e outros comandos que desencadeiam a operação do periférico)

Especificação dos endereços das portas das interfaces dos periféricos

Há dois métodos principais:

i) Instruções especiais de I/O (ou I/O isolado)

formato das instruções: código I argumentos I endereço da porta de interface

Exemplo: organização lógica das portas como um vector

IN.PORT[np] -- de entrada

np – nº de porta

permite endereçar qualquer porta individual, dando o nº np

OUT.PORT[np] -- de saída

Neste caso têm-se instruções do tipo:

IN registadorCPU, np

registadorCPU := IN.PORT[np]

OUT np, registadorCPU

OUT.PORT[np] := registadorCPU

ou ainda instruções de salto condicionado ao estado de flags do periférico

Exemplo dos processadores 80x86

O CPU gera sinais de controlo para o Bus, indicando se o acesso é a memória ou a interfaces de periféricos

As instruções de I/O especificam endereços de 16 bits

→ até 64 Kilo portas de interfaces

acc = AX (2 bytes) ou AL(1 bytes)

port: um valor imediato de 0 a 255

Entrada:

IN acc, port

acc := IN.PORT[np]

Saída:

OUT port, acc

OUT.PORT[np] := acc


Outras formas:

IN acc, DX DX indica um nº de porta, 16 bits: de 0 a 65535 portas

OUT DX, acc

ii) Endereços das interfaces projectados na memória (Memory-mapped I/O)

não há instruções especiais de I/O: cada porta de interface tem associado um endereço de memória



No espaço real de endereços de memória há uma zona reservada, por hardware, para as portas de interface.

Qualquer instrução de referência de memória, ao aceder à memória reservada, desencadeia a respectiva transferência para a porta endereçada-

Exemplo de instruções:

load registadorCPU, endp

registadorCPU := Mem[endp]

store endp, registadorCPU


Mem[endp] := registadorCPU

Device Driver: conjunto de subrotinas para efectuar operações de entrada / saída, escondendo, aos programas utilizadores, os detalhes de controlo da interface de um periférico.

Para dispositivos idênticos, que só diferem nos respectivos endereços das portas de interface, as subrotinas do device driver podem ser partilhadas, desde que se possa dar, como parâmetro, o ``endereço base`` das portas de interface de cada periférico.

Fácil: se há ``memory-mapped I/O``

No caso de ``I/O isolado``, podem-se usar as instruções que especificam os números das portas através de um registador do CPU (DX, no caso 80x86)



Modelos de programação das entradas e saídas

Dimensões

unidade de transferência

modelos de controlo

Caracteres
eg teclado

blocos
eg disco

1. Controlo sequencial
2. Interrupções de programas
3. Acesso directo a memória

Controlo das operações de entrada de dados

Bit Ready no RegEstado da interface:

Ready = 1 -- indica que a interface recebeu um caracter que pode ser lido pelo CPU

Ready = 0 – indica que não há caracteres para ler


O CPU envia comandos e testa bits de estado da interface:

- no início envia START para inicializar a interface
- o bit READY fica a 0 (a interface não tem caracteres para ler)
- quando um caracter chegar ...
 - a interface põe o bit READY a 1


eg – ao premir uma tecla, o código do carácter fica no RegDados
e o bit READY é posto a 1 (no RegEstado)


- a subrotina de leitura só deve ir ler RegDados quando READY tiver vindo a 1

a) Primeira fase: instrucao $I[N \text{ regCPU}, \text{portaESTADO}]$




b) Segunda fase: instrucao $I[N \text{ regCPU}, \text{portaDADOS}]$





código do caractere recebido



Subrotina para Ler do Reg Dados:

```

START := 1 — depende do periférico
WHILE READY = 0 DO ;
  registadorCPY := RegDados;
Retorno ao programa;
  
```

O modelo de controlo por Espera Activa (*Busy Waiting*) pode originar desperdício na utilização do tempo do CPU, enquanto este espera que o periférico coloque os dados na interface.


Exemplo:

```
ciclo: in al, RegEstado  -- lê o RegEstado para o CPU (reg AL)
      shl al, 1          -- testar bit 7 (Ready) através de CF
      jnc ciclo          -- salta se CF = 0
      in al, RegDados    -- lê o carácter do RegDados
```

Controlo das operações de saída de dados

O CPU envia comandos e testa bits de estado da interface:

- no início envia START para inicializar a interface
- o bit READY fica a 1 (a interface está disponível para receber caracteres)
- a subrotina de escrita só deve enviar um carácter para o RegDados quando READY estiver a 1
- quando o CPU enviar um carácter para o RegDados ...
 - a interface põe o bit READY a 0
 - começa a operação de fazer sair o carácter...
- quando o carácter acabar de sair, a interface volta a pôr READY a 1



 indica dados colocados
no bus pelo CPU

Fazer sair um caracter:

WHILE READY = 0 DO ;

RegDados := RegistadorCPU;

Exemplo:

```
ciclo: in al, RegEstado    -- lê o RegEstado para o CPU (reg AL)
      shl al, 1            -- testar bit 7 (Ready)
      jnc ciclo
      mov al, Caracter_a_Enviar
      out RegDados, al    -- envia o carácter para o RegDados
```


Espera activa:

- má utilização do tempo do CPU
- *boa, para controlo dedicado de interfaces simples, se houver N CPUs*
- má, para o controlo ``simultâneo`` de múltiplos periféricos, em situações de controlo em tempo real
- má, para suportar multiprogramação

Mecanismo de interrupções de programa:

- o periférico fica responsável por assinalar eventos ao CPU, através de uma linha do Bus (*Interrupt Request*)
- ao receber o sinal de pedido de interrupção, o CPU:
 - interrompe a sequência de execução de instruções corrente
 - força um salto (``call``) para uma subrotina de tratamento do pedido de interrupção.

Permite-se, assim, que:

- durante as operações dos periféricos, o CPU fique disponível para executar outros programas, sem perda de tempo em ciclos de espera activa, para teste do bit Ready do RegEstado da interface.

processo

sinal entregue




interrupcao

tratamento

continua

retorno



Um periférico envia um pedido de interrupção ao CPU:

- colocando um sinal na linha InterruptRequest do Bus

Quando o CPU aceita o pedido:

- “suspende” a execução do programa corrente
- salta para uma subrotina RSI (RotinaServiçoInterrupção)
- após a execução de RSI, o CPU retoma a execução do programa interrompido


(excepto pelo intervalo de tempo decorrido, o programa interrompido não se apercebe da ocorrência da interrupção)

accao



evento



ocorre



sinal pendente



Tempo

um sinal
é gerado

o sinal
é entregue

Questão: quando se poderá interromper um programa em execução, com segurança?


-- tal que se possa, depois de tratar a interrupção, retomar a execução do programa, com o CPU e a Memória no mesmo estado

- Noção de **Contexto de execução do programa**: definido pelos valores dos registradores do CPU e das células de memória usadas pelo programa
 - **É bem definido no fim da execução de cada instrução, mas não durante a execução de cada instrução**

Fetch
obter instrucao

Execute:
executar instrucao

Teste de pedido
de interrupcao



Para controlar a aceitação de interrupções dos periféricos, o CPU tem dois estados especiais:

“Atento” ou “Não atento” às interrupções

Indicado pela “Interrupt Flag” IF: 1 bit no registrador de estado do CPU (Processor Status Word ou Flags Register)

IF = 1 → CPU atento a interrupções

IF = 0 → CPU não atento

O programa pode modificar IF explicitamente, pelas instruções (no 80x86):

STI -- Set Interrupt Flag: IF = 1

CLI – Clear Interrupt Flag: IF = 0

Tratamento de uma interrupção do programa:

- uma parte é feita automaticamente por mecanismos “hardware”
- outra parte é explicitamente programada, na rotina de serviço RSI

Esquema genérico:

*/*acções hardware*/*

uma vez aceite a interrupção:

- o CPU passa ao estado “não atento” (equivale a $IF = 0$);
- salvaguarda-se a parte essencial do contexto de execução do CPU;
- o fluxo de execução de instruções “salta” para um endereço de memória, a partir do qual está carregada a rotina de serviço RSI associada à origem do pedido;

*/*acções software*/*

uma vez iniciada a execução da Rotina de Serviço da Interrupção:

salvaguarda-se o resto do contexto de execução do CPU;

trata o pedido de interrupção (accedendo às portas da interface do periférico);

restaura o contexto de execução do CPU, passa ao estado “atento” e retorna ao ponto do programa onde este havia sido interrompido

(idêntico a um retorno de subrotina) → **instrução IRET (Interrupt Return)**

Que parte do contexto de execução deve ser salvaguardada por ``hardware``?

-- o mínimo essencial para permitir, depois, retomar a execução a partir do mesmo ponto:

→ o Program Counter e o Flags Register

-- mas, se a RSI vai usar diversos registradores do CPU, há que guardá-los também.

Compromissos:

-- guardar sempre, por ``hardware``, todos os registradores do CPU seria mais geral, facilitaria escrever as RSI, mas seria mais lento e nem sempre necessário.

A solução adoptada depende do suporte ``hardware`` oferecido:

→ O mais vulgar é:

a) guardar só o PC e o FlagRegister por ``hardware`` e o resto pela RSI

Outras possibilidades:


b) ter instruções especiais load/store ou push/pop, operando sobre múltiplos registadores...

ou o próprio ``hardware`` fazer isto automaticamente, antes de saltar para a RSI

c) ter os registadores do CPU duplicados e limitar-se a comutar
do conjunto de registadores corrente
para o conjunto de registadores para o serviço de
interrupções.

São soluções para apressar a comutação de contextos
(*context switching*).

Aceitar uma interrupção:



IEN – bit de controlo da interface

que permite inhibir a geracao de pedidos de interrupcao:

- se pusemos $IEN = 0$, a interface nao faz pedidos, mesmo que tenha o bit $Ready = 1$
- se pusemos $IEN = 1$, a interface faz um pedido. logo que tenha o bit $Ready = 1$; este pedido fica pendente ate ser atendido pelo CPU

- a) Pedido de interrupção: feito pela interface de um periférico
- o periférico põe o bit Ready a 1
 - se tem o bit InterruptEnable (IEN) = 1, essa interface pode gerar pedidos de interrupções
- b) Aceitação do pedido pelo CPU, quando:
- tem IF = 1 (estado ``atento a interrupções``)
 - acabou de executar a instrução corrente
 - há pedido(s) de interrupção pendente(s)

No caso de saída de caracteres:

no RegControlo da interface:

bit IEN – posto a 1 ou a 0, pelo programa, para a interface poder gerar interrupções ou não

no RegEstado da interface:

bit Ready – posto a 1 pela interface, quando esta está disponível para receber mais caracteres

quando o CPU envia um novo caracter:

→ o bit Ready fica a 0, durante a sua saída.

Se IEN = 1 e Ready = 1:

→ a interface gera um novo pedido de interrupção ao CPU, logo que acaba de fazer sair o caracter corrente.

Exemplo: imprimir uma cadeia de caracteres

O programa faz:

preparar argumentos


call Imprimir -- chama subrotina que assume que
 -- Endereço inicial da cadeia é ``End`` em memória
 -- Número de caracteres é indicado por ``Contador``

Pretende-se que o programa possa continuar a sua execução, durante a saída da cadeia de caracteres.

Isto é, o retorno de ``Imprimir`` ao programa principal deve ser imediato...

Não se pode usar o modelo de Espera Activa.

Porquê?



E se o programa voltar a chamar Imprimir(...) com um novo pedido, antes da cadeia de caracteres anterior ter acabado de ser impressa?

Uma solução parcial...

→ Indicador booleano **“Ocupada”**, gerido pelo programa:
no início **Ocupada = FALSE;**

... antes de cada pedido....o programa faz:
WHILE Ocupada aguardar....

... ao iniciar a impressão de um novo pedido...
Ocupada = TRUE;

... ao completar a impressão de cada pedido....
Ocupada = FALSE;

Init-Programa:

```
IF := 1;   Ocupada := FALSE
Inicializa interface da impressora
(LEN = 1, etc)
```

Loop init:

A

```
enquanto Ocupada fazer ;
```

```
Ocupada := TRUE;
```

```
End := EnderecoInicial;
```

```
Contador := Tamanho;
```

```
envia byte em Mem[End] para a porta Dados
```

```
atualiza End, incrementando de 1;
```

```
atualiza Contador, decrementando de 1;
```

```
retorna ao Programa
```

RSL: (*Rotina de Servico de Interrupcao*)

```
salvaguarda registradores necessarios;
```

```
se Contador = 0 entao
```

```
    Ocupada := FALSE
```

```
    restaura os registradores;
```

```
    IRET (*retorna ao programa*)
```

```
senao (*falta imprimir mais caracteres*)
```

```
    envia byte em Mem[End] para a porta Dados
```


```
    atualiza End, incrementando de 1;
```


```
    atualiza Contador, decrementando de 1;
```

```
    restaura os registradores;
```

```
    IRET (*retorna ao programa*)
```

Uma solução melhor...





Imprimir:

```
IF := 0, (*desligar interrupcoes*)  
inserir(Endereco,Tamanho);  
se Ocupada entao  
  IF := 1, (*ligar interrupcoes*)  
  retornar  
senao  
  Ocupada:=true;  
  End:= Endereco  
  Contador:= Tamanho;  
  envia 1o byte para a interface;  
  incrementa End  
  decrementa Contador  
  IF := 1, (*ligar interrupcoes*)  
  retornar
```

Programa

Periférico

de


Entrada

READ

BUFFER

pedido
de bytes

chegada
de bytes



Ler caracteres de um periférico

Quando o programa invoca READ:

esta subrotina tenta ler um caracter de uma zona temporária de memória – Buffer

se o Buffer contiver dados → um deles é lido e devolvido ao programa

se o Buffer estiver vazio → deve obter-se um byte da interface do periférico de entrada

-- neste caso:

(1) a subrotina READ aguarda em espera activa...

ou (2) a subrotina READ retorna de imediato ao programa com a indicação de que não há dados disponíveis (e o programa deverá voltar a tentar mais tarde)


-- chama-se uma Leitura Assíncrona

ou (3) a subrotina READ não retorna ao programa e a sua execução fica SUSPENSA até que haja dados na interface do periférico...

Programa:

call Let()

call Let()



Buffer em memoria

RSL;

let um byte da interface
colocar o byte no buffer
atualizar buffer
IRET

Let:

IF := 0 (*desligar interrupcoes*)

se bufferVazio entao

vet Casos 1,2,3

senao

obter um byte do buffer

atualizar buffer

IF := 1

retornar


READ:

```
while (cont = 0) do;
```

```
  x := get();
```

```
  volta ao programa
```

ciclo de espera
ativa



$p, g: (0 \dots N-1)$

início:

$p = g = 0$

$\text{cont} = 0$

put: $M[p] := \pi;$
 $p := (p+1) \bmod N;$
 $\text{cont} := \text{cont} + 1;$

get: $\pi := M[g];$
 $g := (g+1) \bmod N;$
 $\text{cont} := \text{cont} - 1;$

antes de put:

if $\text{cont} = N$ then

—— buffer cheio

else

put(π);

antes de get:

if $\text{cont} = 0$ then


—— buffer vazio

else


$\pi := \text{get}();$


ROTINA SERVIÇO INTERRUPTOES:


```
RegCPU := PortaDadosTecla;  
if (cont = N)  
    then  
        — buffer cheio  
    else  
        put(RegCPU);  
  
IRET;
```

do Leitor de Cartões








U1

U2

P1

P2

SO



programa utilizador P1


SupervisorCALL READ()


instrução máquina
que gera pedido de
interrupção vectorizada
para uma rotina do SO

programa utilizador P2

RotinaServicoReadSO

```
if (cont < N)
  then |
    — devolve o carácter lido
    — IRET
  ]
else — buffer vazio
  | desbloqueia a leitura do periférico
  regista que P1 vai bloquear-se;
  salvaguarda estado de P1;
  selecciona outro processo (P2);
  inicializa o estado de P2;
  activa a execução de P2
]
```





entradas na Tabela de processos
que descreve os processos presentes
num dado momento

Programa utilizador P2

Programa utilizador P1


periférico
de
entrada

pedido de
interrupção

SupervisorCallREAD()

RotinaServicoInterrupcao

transfere byte da interface
para um buffer do SO ;
registra que P1 pode prosseguir
a execucao (no ponto de retorno
da chamada READ);
decide quem vai retornar a
execucao: P2 ou P1?



Identificação da interface do periférico que gerou o pedido de interrupção

→ É necessária para localizar a respectiva Rotina de Serviço da Interrupção



Os principais métodos envolvem uma parte hardware e outra parte software:

a) Baseados numa Rotina Geral de Serviço de Interrupções (RGSi)

-- um endereço pré-definido de memória, onde deverá estar contido o endereço inicial da RGSi é associado, à linha de pedido de interrupções do Bus, por hardware.

b) Baseados em Rotinas de Serviço de Interrupção Vectorizadas

a) Método baseado numa única Rotina Geral de Serviço de Interrupções



Como identificar o periférico que gerou o pedido de interrupção?

i) Por interrogação programada (*polling*) das flags de estado (READY e IEN) de todas as interfaces de I/O ligadas à linha de pedido de interrupções:

IF (READY_1 and IEN_1) THEN ...

IF (READY_2 and IEN_2) THEN ...

-- a ordem pela qual se testam as flags das interfaces define as prioridades que se lhes atribuem, no atendimento de pedidos de interrupções

-- periféricos “mais lentos” → menor prioridade no atendimento

Exemplo de duas variantes:

prioridades fixas: usa uma tabela em que cada entrada corresponde a um nível de prioridade associado a uma interface; começa sempre pelo início da tabela, para testar as flags das interfaces

prioridades rotativas (*round robin*): um apontador para a entrada onde começa a testar as flags, é usado de forma circular.


→ Fazer todos os testes por software é pouco eficiente.

ii) Por interrogação (*polling*) das flags de estado, suportada por uma instrução máquina especial: `INTERRUPT_ACKNOWLEDGE`:

INTA RegistadorCPU

-- coloca, em RegistadorCPU, o número identificador da interface "mais prioritária" que fez um pedido.

Exemplo de esquema de ligação em *daisy-chain*:



Esquemas para definir as prioridades, sem ser completamente por software :

- Um componente externo ao CPU decide as prioridades:
árbitro programável.
 - o árbitro decide qual o pedido mais prioritário e envia esse pedido ao CPU pela linha InterruptRequest
 - o esquema de prioridades é programável.
- Num esquema de ligação em daisy-chain a prioridade é função da distância da interface ao CPU e é fixa por hardware.

b) Método baseado em Interrupções Vectorizadas

-- quando o CPU aceita um pedido de interrupção:

→ envia automaticamente, pelo Bus, um sinal que obriga a interface de "maior prioridade" que fez um pedido, a enviar um código de identificação para o CPU, pelo Bus de dados

→ o CPU usa esse número como o índice de uma tabela de endereços de rotinas de serviço de interrupções (uma entrada por interface)

→ a tabela está em posições pré-definidas de memória.

→ a tabela é inicializada pelo SO

-- o conteúdo de cada entrada contém o endereço para onde o fluxo de execução salta, para cada tipo de interrupção.

Exemplo: PDP-11 (DEC) : ao aceitar um pedido de interrupção:

- salvaguarda o estado corrente (mínimo) do CPU na pilha:
ProgramCounter + ProcessorStatusWord
- a interface que pediu atenção, envia o seu identificador para o CPU
- o CPU usa esse número como **índice de uma tabela de 64 vectores de interrupções**: → cada entrada, inicializada pelo SO, contém o endereço inicial da rotina de serviço de interrupções, correspondente a cada periférico.

No fim da execução da rotina de serviço, uma instrução máquina RTI (Return from Interrupt) desempilha os valores salvaguardados do PC + PSW




Tabela de vectores de interrupcao
inicializada por programa (pelo SO)

Prioridades no atendimento dos pedidos de interrupção:

- durante a execução de cada instrução, podem ocorrer múltiplos pedidos de interrupção, vindos de distintas interfaces:
 - quando o CPU decide aceitar um pedido, escolhe o pedido mais prioritário.
- durante a execução de cada RSI, o mais seguro é não aceitar novos pedidos de interrupção, enquanto não acabar essa RSI
 - mas... em caso de periféricos ``muito rápidos`` e/ou situações de controlo em tempo real...
 - pode ser necessário deixar interromper a execução de uma RSI para atender um pedido de um periférico mais prioritário


Múltiplas linhas de pedidos de interrupções:

- o Bus pode ter múltiplas linhas físicas de pedidos de interrupções
- a cada linha está ligado um conjunto de interfaces de periféricos
- cada linha física tem associado um nível de prioridade

Um modelo genérico para gerir múltiplos níveis de prioridade

- cada interface de I/O tem associado um nível de prioridade **i** (0..7)
- quando um programa é posto em execução, é-lhe associado um nível de prioridade **x** (entre 0 e 7)
 - um programa em execução só pode ser interrompido por uma interface que tenha um nível **i** > **x**
 - se pusermos **x = 7**, a execução do programa não é interrompível (equivale, no 80x86, a ter InterruptFlag = 0)
- o nível **x** do programa corrente está definido por 3 bits do registador de estado/flags do CPU:

-- exemplo do PDP-11:



No PDP-11:

-- cada interface é fisicamente ligada a um de 4 níveis de prioridades, correspondentes a 4 linhas físicas do Bus, para pedidos de interrupção:

BR4, BR5, BR6, BR7 -- dentro de cada nível as interfaces estão ligadas em *daisy-chain*

exemplo de associações:

BR4 – terminal, impressora

BR5 – disco, linha de comunicação

BR6 – temporizador

Condições para que o CPU aceite um pedido de uma dada interface i:

- **bit IEN = 1** na porta de controlo desta interface
- **bit READY = 1** na porta de estado desta interface
- nenhuma interface com $BR > Br(i)$ tem um pedido pendente
- nenhuma interface com $BR = Br(i)$, mais “próxima do CPU” tem um pedido pendente
- o programa corrente tem menor prioridade: $PSW[5..7] < BR(i)$

Quando o CPU aceita um pedido:

- a interface que foi escolhida identifica-se, pondo um código no Bus
- o CPU obtém o vector:

Novo_PC → endereço da Rotina de Serviço RSI

Nova_PSW → define a prioridade a que a Rotina RSI se executa:
deve ser $\geq$ à prioridade da interface que fez o pedido

- o CPU empilha PSW e PC
- afecta PC e PSW a partir do vector da RSI
- Equivale a saltar para o endereço inicial de RSI

Nos processadores 80x86: 2 níveis/linhas de prioridades, RSI vectorizadas

-- 2 linhas de pedido de interrupção, no Bus:

NonMaskableInterrupt: aceite logo que reconhecido pelo CPU


→ para ligar temporizadores

→ para indicação de falha de energia

→ situações de emergência/pânico

InterruptRequest: aceite só se a flag IF do CPU estiver a 1

-- Em cada nível, componentes externos podem arbitrar múltiplos periféricos.



NMI não se podem inhibir e são mais prioritários do que os pedidos da linha IRQ

Ao aceitar um pedido de interrupção, o CPU:

- envia um sinal InterruptAcknowledge pelo Bus
- o hardware (árbitro) externo ao CPU coloca, no Bus de dados, um valor de 8 bits, com o código da interface mais prioritária que fez um pedido de interrupção.

Cada tipo de interrupção tem um código n de 8 bits: 0..255

O CPU usa o valor n como o índice da entrada da **Tabela de Vectores de Interrupções**, que contém o endereço inicial da Rotina de Serviço de Interrupção: os novos valores CS:IP

Acções do CPU no atendimento de um pedido de interrupção:

- inibe o atendimento de novos pedidos (equivale a $IF = 0$)
- empilha FlagsRegister, CS e IP
- carrega CS e IP com os novos valores

Acções no atendimento de uma interrupção de código n:

-- por hardware:

SP := SP - 2;

Mem[SP] := FlagsRegister;

TrapFlag := 0; InterruptFlag := 0;

SP := SP - 2;

Mem[SP] := CS;

SP := SP - 2;

Mem[SP] := IP;

IP := OffsetdoVector(n)

CS := EnderecoBaseSegmentodoVector(n)

→ faz saltar para a RSI...


-- por software:


... as acções da RSI ...

As posições de endereços 0 até ao endereço 4×255 de Memória estão reservadas para os vectores das RSI dos diversos tipos de interrupções.

Tabela de Vectores de Interrupção:

Índice	Endereços da entrada da tabela	Conteúdo da entrada
0	0 a 3	Endereço de RSI
1	4 a 7	Endereço de RSI
2	8 a 11	Endereço de RSI (NMI)
....	...	...
n	$4n$ a $4n+3$	Endereço de RSI (ocupa 4 bytes: CS:IP)





Rotina Serviço Interrupção:

é invocada com $IF = 0$ (o hardware garante isso)

deve salvaguardar os registradores do CPU

o tratamento, em geral, consiste em aceder às portas da interface

no fim: a instrução IRET (InterruptReturn)

desempilha IP, CS e FlagsRegister

NOTA:


o atendimento de interrupções pode ser ligado após o tratamento, com a instrução STI (põe $IF = 1$)...

Interrupções Internas

São **geradas pela execução das próprias instruções máquina:**

- em situações de erro /excepção:
 - violação de protecções
 - divisão por zero
 - gestão do acesso à memória virtual (a ver mais adiante)
- em modo de execução de instruções passo a passo
- para chamar funções do SO, de forma controlada

São tratadas como as interrupções externas (à parte não serem dependentes do estado de IF para o seu atendimento).



CPU

Registador de Estado



bit U / S

Instruções

aritméticas/log
moves,
jumps, etc

input/output
+ controle
do CPU

Memória

zonas de código
dados e pilha
do programa

outros
programas
+ SO

Portas de input/output

nada

proibido
a modo U

Registadores do CPU

os registadores
de uso geral

Registadores
controle +
tabs paginas

permitido
em modo U

proibido em
modo U

Trap Flag TF

O CPU gera uma interrupção com código 1, após acabar a execução de cada instrução máquina.

É usada para suportar a depuração (*debugging*) de programas com execução passo a passo (*single stepping*).

Entrada INTR (InterruptRequest):

é sensível ao nível

o CPU aceita um pedido de interrupção se $INTR = 1$ e $IF = 1$

ao aceitar: o CPU põe automaticamente $IF = 0$

-- para impedir que a RSI fosse continuamente interrompida
para mesma condição de interrupção que está a tratar...

→ logo que a RSI puser a flag $READY = 0$ da interface,

→ tem-se a linha $INTR = 0$

pelo que RSI já pode decidir pôr $IF = 1$ e aceitar interrupções dentro de RSI
ou deixar $IF = 0$ até se completar a RSI.

Entrada NMI (NonMaskableInterrupt):

é sensível à transição

Como não se pode inibir o seu atendimento (via IF), há que impedir que estivesse continuamente a gerar o mesmo pedido...

Um 2º pedido em NMI só é atendido, depois de ``limpa`` a condição que gerou o 1º pedido, o que permitirá detectar uma 2ª transição.

Acesso directo a memória

a) Periféricos “lentos” e orientados para o byte:

geram 1 pedido de interrupção por carácter transferido
deixam muito tempo disponível ao CPU...

compatível com um modelo de programação:

- mover 1 byte da interface para o CPU

- mover o byte do CPU para um buffer em Memória

b) Periféricos “rápidos” e orientados para o bloco

exemplo blocos de 2Kilo ou 4 Kilo Bytes

1ª fase: aceder ao bloco seleccionado

- comando para mover cabeça de R/W do disco

- ao fim do comando: READY = 1 → gera interrupt

2ª fase: desencadear transferência de bytes

→ a interrupção por cada byte transferido é inconveniente

DMA –Direct Memory Access:

Permite a uma interface de um periférico controlar a transferência directa dos dados de/para a Memória

- Habitualmente é o CPU que controla o acesso a Memória:
posicionando linhas de endereço, controlo e dados
- a interface DMA, periodicamente, pede o acesso a Memória:

A lógica de controlo do bus (Árbitro):

arbitra os pedidos de acesso à Memória, da parte do CPU e do DMA → dando prioridades aos pedidos do DMA:
em caso de conflito: a execução do CPU é atrasada.

Modelo de programação de uma interface DMA:

Na interface:

uma porta de controlo:

bit START: para activar a operação

bit R/W: para indicar Read ou Write de Memória

bit IEN: para que a interface gere pedidos de interrupção

uma porta de estado:

bit READY: indica fim de operação

uma porta EndereçoMemória:

uma porta EndereçoDisco:

uma portaContadorBytes:

Exemplo:

portaEnderecoMemoria := EnderecoM

portaEnderecoDisco := <disco, pista, sector>

portaContadorBytes := numero_bytes_a_transferir

R/W := 1; IEN := 1; START := 1

