

Universidade Nova de Lisboa Faculdade de Ciências e Tecnologia Departamento de Engenharia Electrotécnica

Licenciaturas em Eng. Informática, Biomédica e Física

Disciplina de Sistemas Lógicos - exame recurso – 2004-7-23 - 13h

Duração: 2h00mn Tolerância: 15mn Sem consulta

Importante: numere as folhas que entregar (ex. 1 de 4) e identifique-se em todas elas; Responda em folhas separadas aos vários grupos de questões

Q1 (1 + 1.5 valores)

- a) Simplifique algebricamente a expressão $abc + \bar{b}c$ referindo os teoremas utilizados e apresentando a expressão final na forma de soma de produtos.
- b) Considere a função $f(A, B, C) = \overline{a} + b.c + \overline{b.c}$. Proponha uma implementação da função utilizando sómente portas NAND (apresente a expressão e o esquema lógico).

Q2 (2 + 2 valores)

- a) Pretende-se realizar um bloco que implemente a expressão **aritmética** a*b-c, em que a,b e c são números de um bit cada, "*" é a operação aritmética de multiplicação e "-" representa a operação aritmética de subtracção. Determine o número de bits necessários para representar a saída em complemento para 1 e apresente a tabela de verdade associada.
- b) Considere a função $f(A,B,C,D) = \sum (4,5,6,7,11) + d(1,3,15)$. Obtenha a expressão simplificada da função f através do método de Quine-McCluskey. Nota: Considere a ordenação A,B,C,D como sendo do mais significativo para o menos significativo.

Q3 (1,5+3+1,5 valores)

Pretende-se projectar um contador síncrono, com 3 bits, que deverá contar em módulo 6 de acordo com a seguinte sequência (em decimal): 2 0 1 3 5 6. As saídas coincidem com as variáveis de estado.

- a) Apresente tabela de transição de estados e codificação de estados proposta.
- b) Utilizando um flip-flop do tipo D para o bit menos significativo e flip-flops T's para os restantes bits de contagem, apresente as tabelas das entradas Ts e D, mapas de Karnaugh associados e expressões simplificadas (não é necessário apresentar o esquema lógico).
- c) Tendo por base a resolução da alínea anterior, diga, justificadamente, para que estado evolui o contador, quando por algum motivo (por exemplo alimentação inicial do circuito) o sistema se encontar com todas as variáveis de estado a 1.

Q4 (3 + 1.5 valores)

Pretende-se desenvolver um sistema para detectar a sequência 0⁺10*1, em que + significa uma ou mais ocorrências do símbolo à sua esquerda (por exemplo, 0⁺ representa uma sequência com um ou mais 0s) e * significa zero, uma ou mais ocorrências do símbolo à sua esquerda (por exemplo, 0^{*} representa uma sequência com zero, um ou mais 0s). A saída Z deve tomar o valor 1 quando a sequência é detectada. Permitem-me repetições.

- a) Apresente um diagrama de estados para o detector de sequência referido.
- b) Para esta alinea, considere o diagrama de estados apresentado na figura. Codifique os estados em código binário natural, i.e. S0=000, S1=001, ... e apresente a tabela de transição de estados resultante.

05(1.5 + 1.5 valores)

Considere a seguinte tabela de fluxo de estados de um circuito assíncrono (de que não é fornecida informação adicional).

- a) Codifique os estados, referindo o critério utilizado para essa codificação.
- b) Obtenha a tabela de fluxo de estados minimizada.

X=1 $X=0$ $S1$
X=1 X=0
X=1
X=0
X=0 $X=1$

X	0	1
a	a/0	b/-
b	d/-	b/1
c	c/1	e/1
d	d/0	e/-
e	c/1	e/1